Family list
1 family member for:
JP2003258226
Derived from 1 application.

RADIATION DETECTOR AND ITS FABRICATING METHOD Publication info: JP2003258226 A - 2003-09-12

Data supplied from the esp@cenet database - Worldwide/

RADIATION DETECTOR AND ITS FABRICATING METHOD

Patent number:

JP2003258226

Publication date:

2003-09-12

Inventor:

MOCHIZUKI CHIORI

Applicants

CANON KK

Classification:
- international:

G01T1/20; H01L21/336; H01L27/146; H01L29/786;

H01L31/09; H04N5/32; H04N5/335; H01L31/10; G01T1/00; H01L21/02; H01L27/146; H01L29/66;

H01L31/08; H04N5/32; H04N5/335; H01L31/10; (IPC1-7): H01L27/146; G01T1/20; H01L21/336; H01L29/786;

H01L31/09; H01L31/10; H04N5/32; H04N5/335

- european:

Application number: JP20020051481 20020227
Priority number(*): JP20020051481 20020227

Report a data error here

Abstract of JP2003258226

COPYRIGHT: (C)2003, JPO

PROBLEM TO BE SOLVED: To enhance sensitivity by enhancing the signal component and the noise components independently without having an effect on each other. SOLUTION: With regard to the noise components, signal line noise and IC noise are reduced by employing a multilayer structure of a first insulation layer, a semiconductor layer, and a second insulation layer at the intersection of a signal line and a switch TFT drive line, thereby reducing parasitic capacitance at the intersection of wiring. With regard to the signal component, functions of an n<SP>+</SP>film, i.e., the hole blocking function and electrode function, are separated to the n<SP>+</SP>film and a transparent conductive film, respectively, in order to make thin the n<SP>+</SP>film, thus enhancing the incidence efficiency of light. Furthermore, performance of both a signal conversion element and the switch TFT is enhanced by making thick the semiconductor layer at the photoelectric conversion part and making thin the semiconductor layer of the switch TFT thus enhancing the sensitivity.

Data supplied from the esp@cenet database - Worldwide

(19)日本国特許庁 (JP)

(12)公開特許公報 (A)

(11)特許出願公開書号 特開2003-258226

(P2003-258226A)

(43) 公開日 平成15年9月12日(2003.9.12)

- ' (参考	5 -7	- 11 - 11		••	FI		識別記号	<i>:</i>	l. '	(51) Int. C l
	2G088	E		1/20	GOIT				27/146	HOIL
	4M118	G			,				1/20	G01T
	5C024	•	•	5/32	HO4N		**			:
٠.٠	5F049	U		5/335			<i>:</i>	<i>:</i>	21/336	H01L
	C 5F088			H01L 27/14					29/786	
質に続く	頁) 最	(全17)	OL	青求項の数7	未請求	審査請求			: .	

(22)出頭日

平成14年2月27日(2002.2.27)

東京都大田区下丸子3丁目30番2号

(72)発明者 望月 千歳

東京都大田区下丸子3丁目30番2号 キヤ

ノン株式会社内

(74)代理人 100065385


弁理士 山下 穣平

最終質に鍵く

(54) 【発明の名称】放射線検出装置及びその製造方法

(57)【要約】

【課題】 信号成分及びノイズ成分を夫々に影響を与えることなく、単独で向上させ、感度の向上を達成する。 【解決手段】 ノイズ成分においては、信号線とスイッチTFT駆動配線との配線交差部を第1の絶縁層、半導体層、第2の絶縁層の積層構造とすることにより、配線交差部で形成される寄生容量を低減し、信号線ノイズ、ICICノイズを低減する。また、信号成分においては、n'膜の機能であるホールプロッキング機能と電極機能を、夫々、n'膜と透明導電膜に機能分離させることにより、n'膜を薄膜化し、光入射効率を向上させる。また、光電変換索子部の半導体層を厚膜化し、一方、スイッチTFTの半導体層を薄膜化することにより、信号変換索子及びスイッチTFTの性能を共に向上させ、感度向上を達成する。



【特許請求の範囲】

【請求項1】 放射線信号を可視光に変換する蛍光体と、前記可視光を電気信号に変換する光電変換素子と、前記光電変換素子の信号を読み出すスイッチTFTとを有する放射線検出装置において、前記信号変換素子及びスイッチTFTは、夫々同一部材の電極層、第1の絶急層、半導体層、オーミックコンタクト層で構成され、風つ、前記光電変換案子のパイアス配線と前紀スイッチTFTの駆動配線の配線交差部は、少なくとも、前記第1の絶縁層、半導体層、第2の絶縁層を介して約成されており、前記光電変換案子の半導体層とスイッチTFTの少なくともソース。ドレイン電極部の半導体口は、異なる膜厚で構成されていることを特徴とする放け線検出装口。

【請求項2】 前記スイッチTFTのソース。ドレイン電極部の半導体層と、前記スイッチTFTのチャネル窓の半導体層及び前記光電変換案子の半導体層は、異なる膜厚で構成されていることを特徴とする請求項1に記憶の放射線検出装金。

【簡求項3】 前記光電変換案子の半導体層の膜厚は、前記スイッチTFTのソース。ドレイン電極部の膜口とりも厚く形成されていることを特徴とする簡求項1に記憶の放射線検出装口。

【請求項4】 前記スイッチTFTのチャネル部の半心 体層及び前記光電変換索子の半導体層の膜厚は、前記スイッチTFTのソース・ドレイン電極部の半導体層の 厚よりも厚く形成されていることを特徴とする請求項2 に記憶の放射線検出 金口、

【請求項5】 放射線信号を可視光に変換する蛍光祭 と、前記可視光を電気信号に変換する光電変換案子と、前記光電変換案子の信号を読み出すスイッチTFTとを有する放射線検出装置の製造方法において、

- (1) 絶縁基板上に第1の金属層により前配光電変換録子の下電極、前配スイッチTFTのゲート電極、前紀スイッチTFTのゲート電極、前紀スイッチTFTの駆励配線を形成する工程と、
- (2) 第1の絶縁周、半導体圏、第2の絶縁層を順次和 圏する工程と、
- (3)前記光電変換案子部の第2の絶縁層を除去し、協 記スイッチTFTの少なくともソース・ドレイン部の第 40 2の絶縁層及び半導体圏の一部を除去する工程と、
- (4) n'型半導体圏を積層する工程と、
- (5)第2の金属層により前記光電変換案子のパイアス 配線及び前記スイッチTFTのソース・ドレイン電極及 び信号線を形成する工程と、を含むことを特徴とする位 射線検出装置の製造方態。

【請求項6】 前紀(3)の工程において、前紀スイッチTFTの少なくともソース・ドレイン部の半導体圏の除去厚みは、前記光電変換案子部のレジスト膜厚を薄以化することで制御し、前記第2の絶縁層のみを除去する 50

部分と、前記第2の絶縁層と前記半導体層の一部を除法 する部分を同時に加工することを特徴とする簡求項5に 記載の放射線検出装置の製造方態。

【請求項7】 前記(5)の工程において、更に、前② 光電変換案子部に透明電極を形成することを特徴とする 請求項5に記載の放射線検出装置の製造方磁。

【発明の詳細な説明》

[0000]

【発明の属する技術分野】本発明は、X口、7線等の位 10 射線を用いた放射線検出装置及びその照道方法に口し、 特に、医療画像診断装置、非破壞検査装量、放射線を関 いた分析装置等に好適な放射線検出装置及びその照違方 法に関するものである。

(00002)

【従来の技術】液晶TFT技術の遊泳、符侃インフラの整備が充実した現在では、非単皓四シリコン、例及似。非晶質シリコン(以下、a-S1と略配)を開いた光①変換案子とスイッチTFTにより創金されたセンヴアレーと、放射線を可視光等に変換する蛍光体とを想み合むせたフラットパネル検出器(以下、FPDと略配)が包ェされ、大面和で、且つ、真のデジタル化の可能性が踏て全ている。

【0003】このFPDは、放射線画色を興時に飽み取り、明時にディスプレイ上に表示で全るものでひり、しかも、画像はデジタル情報として直接取り幽すことが可能であるため、データの保管、食いは知正、伝送等取り扱いが便利であるといった特徴がひる。立た、盛度での諸特性は撮影条件に依存するが、従来のS/F系知じ法、CR撮影法に比較して、同等又位それ以上でひることが確保されている。

【0004】図25は従来のFPDの根式的等価回路回を示す。図中、101は光電変換選予局、102は低級用TFT級、103は転送用TFT級助配局、104以信号点、105はパイアス配台、106は個号処理国路、107はTFT駆助回路、108以A/D変換部でのある。

【0005】 X線等の放射線は低面上級より入所し、不図示の蛍光体により可視光に変換される。変換光度、発電変換案子部101により億荷に変換され、光電変算品子部101内に蓄積される。その口、下下下図内回路107の駆動により転送用下下図内配配口103を回して転送用下下部102を助作させる。これにより、この蓄積電荷は信号線104に転送され、信号処理回路106で処理され、更に、A/D変換器108でA/D変算され出力される。

【0006】基本的には、上述のような意子組成部一位的であり、特に、光電変換意子としてはPIN位フェトダイオード(以下、PIN型PDと協図)、やMIS位フォトダイオード(以下、MIS型PDと協図)等位々な案子が用いられている。このMIS型PDは、本項図

3

明者等が特許第3066944号、USP607525 6等で提案しているものである。

【0007】図26は光電変換素子をMIS型PDとした場合の1画素の模式的平面図を示す。図中201はMIS型PD部の下電板、202はスイッチTFT駅動配線、203はスイッチTFTゲート電板、204はコンタクトホール、205はセンサバイアス配線、206は信号線、207はスイッチTFTのソース・ドレイン(位(以下、SD電極と略配)である。

【0008】また、図27は図26に示す1画案内の各 10案子を模式的に配列した場合の模式的断面図を示す。301はガラス基板、302はスイッチTFT駆動配線、303はMIS型PD下電灯、304はスイッチTFTゲート電灯、305はゲート絶縁膜、306は真性aーSI膜、307はホールプロッキング圏、308はパイアス配線、309は転送TFT SD電灯、310は個号線、320は保護膜、321は有機樹脂層、322は蛍光体層である。

【0009】なお、図27におけるMIS型PD下電紅303、スイッチTFT駆動配線302、スイッチTFTゲート電極304、パイアス配線308、スイッチTFTSD電極309、信号線310は、図26におけるMIS型PD下電極201、スイッチTFT駆動配線202、スイッチTFTゲート電極203、パイアス配△205、スイッチTFT SD電極207、信号線206にそれぞれ対応する。

【0010】ここで、図26及び図27から明らかなようにMIS型PDとスイッチTFTは層構成が同一であるため、製造方法が簡優で、高歩留り、低価格を変裂できる利点がある。しから、感度等の諸特性も十分満足で 30 きるものと評価されており、現在、一般扱びに関いられる装置としては、従来のS/F法及びCR法に代わって、上述のFPDが採用されるに至っている。

REE OON

【発明が解決しようとする課題】ところで、上述のようなFPDにおいては、大面和で、且つ、完全デジタル化が実現可能で、高く、一般撮影に主に使用され始めている状況であるが、感度といった点では、更なる向上が照待されている。また、透視撮影を可能とするためには、より一層の感度向上が必須と考えられている。

【0012】図28はMIS型PDを用いたFPDの1ピットの等価回路を示す。図中、C1はMIS型PDの合成容量、C2は信号線に形成される寄生容量、Vsk2センサパイアス電位、Vrはセンサリセット電位、SW1はMIS型PDのVs/Vr切り替えスイッチ、SV2は転送用TFT部のON/OFF切り替えスイッチ、SV3は信号線リセットスイッチ、Voutは出力電圧である。

【0013】MIS型PDにはパイアス電位として半辺 体層が空乏化する様にスイッチSW1により電位Vsが 50 与えられる。この状態で、蛍光体からの変換光が半取炊層に入射すると、ホールプロッキング層で阻止されていた正電荷がa-Si層内に蓄和され、電位整Vtが発症する。その役、スイッチSW2よりスイッチTFTのON電圧が印加され、電圧Voutとして出力される。協力Voutは不図示の読出し回路/(圏25の信号処理図路106)により読み出され、その役スイッチSW3により信号線がリセットされる。

【0014】上述の駆動方法に従ってスイッチTFTを図25に示すライン毎に順次ONすることにより、1フレームの全読出しが完了する。その優、スイッチSW1よりMIS型PDにリセット電位Vrを与え、リセットを行う。また、再度、同様にバイアス電位Vsを与え、画像読み取りの蓄積動作を行う。このようにして放射○セ用いての画像が得られる。

【0015】MIS型PDの出力Voutの飽和色度、概ね電位Vtに比例する。包位Vt区パイアス包圧企Vs-Vrと内部Gaim Gの和により決定る。内部Gaim Gは、Cins/(Cins+Csemi)で収ゆられる。出力電圧Voutは、概ね包位Vtに対しC1/C2容量比で出力される。また、MIS型PDの母には、光入射状態での上述の飽和出力包圧、即ち、信号度分と、暗状態での出力包圧、即ち、ノイズ成分の比で包ね設される。

【0016】信号成分は、一般的には、(1)PD□四 章、(2)PD光入射効率、言い換えれば、真健 a - S i 膜内に入射する光凸、豆に、(3)内部 G a I n に 依存する。一方、ノイズ成分は以下に示す 競々なノイズが確認されている。

【0017】センサ開口率の平方根に比例するショット ノイズ

C1容量の平方根に比例するKTCノイズ 信号配線ノイズ (配線抵抗の平方根及びC2容量に比例 する配益ノイズ)

C2容量に比例する『Cノイズ

ゲート配線ノイズ(配線抵抗の平方線に比例する配口ノ イズ)

通常、感度向上を達成するためには、当級のことなぶ 5、信号成分を増大させるか、食いは、ノイズ成分をは 40 少させるか、或いは、それらを同時に避成される必量が ある。しかし、信号成分とノイズ成分は相互に関係して おり、前者を改善した始長、後者に影響を及既し、貸 局、感度改善には至らない場合が多い。

【0018】例えば、信号成分を改合するために、上述の(1) PD開口率を向上させる場合、配線门、食いは、配線間のスペースをシュリンクして、実現することが考えられるが、逆に、後細化に停い、配線抵抗、食いは、信号線の寄生容量が均大し、ノイズ成分が均大する結果となる。即ち、信号成分は改合されるが、ノイズ成分は増加することになり、感度低下を引き促こす場合が

ある。更に、微細化により配線ルールが厳しくなるため、歩留り低下等の生産性を低下させることになる。

【0019】また、上述の(2) PDへの光入射効率においても、光電変換層であるaーSi膜に接合されているオーミックコンタクト層は、キャリアプロッキング同としての機能と上部電極としての機能を有しており、光吸収を無視できない500人程度以上の膜厚が必要となる。その結果、n'膜での光吸収が感度低下を引き起こす。当然、n'膜の薄膜化を実施した場合、逆に、n'腔の抵抗が大きくなり、PD上部電極として機能しない結 10 聚となる。

【0020】更に、上述の(3)内部Gainを向上させる場合、a-Si膜の厚膜化、或いは、ゲートSiN膜の薄膜化を実施する必要がある。しかし、a-Si膜の厚膜化は、一方でスイッチTFTの転送能力の低下を引き起こし、その結果、TFTサイズの増大、開口率の低下となる。また、その応力、異物発生等、生産上の同題においても限度がある。また、SiN膜の薄膜化は、配線交差部等での絶縁耐圧を考慮すると同様に限度があり、仮に、薄膜化が達成できたとしても、寄生容母C2の増大によりノイズ成分が増加し、目立った感度向上は遠成できない。

【0021】一方、ノイズ低減に着目して、ゲート配繳抵抗を低減する場合。ゲート配線の厚膜化、或いは、協 広化が必要であるが、前者は配線交差部での絶縁耐圧の低下を引き起こし、後者は開口率の低下を引き起こすびになる。また、信号線の配線抵抗を低減する場合、信号線の厚膜化、或いは、幅広化が必要であるが、前者は応力の増大により生産設備上限度があるばかりか、加工上の問題から厚膜化は限度がある。また、後者は上述と同 30 様に開口率の低下を引き起こす。

【0.022】以上の説明から明らかなように、現行の幻成では、設計において感度は最適化することは可能であるが、感度の向上には限界があった。そのため、より一層の感度を向上するには、根本的な構成、致いは風意プロセスの改良が必要であった。

【0023】本発明は、上記従来の問題点に鑑みなされたもので、その目的は、信号成分、ノイズ成分を夫々に影響を与えることなく改善でき、より感度を向上することが可能な放射線検出装置及びその製造方法を提供することにある。

(0024)

【課題を解決するための手段】本発明は、上記目的を迎成するため、放射線信号を可視光に変換する蛍光体と、前記可視光を電気信号に変換する光電変換案子と、前記光電変換案子の信号を読み出すスイッチTFTとを有する放射線検出装置において、前記信号変換案子及びスイッチTFTは、夫々同一部材の電極層、第1の絶縁門、半導体層、オーミックコンタクト層で構成され、且つ、前記光電変換案子のパイアス配線と前記スイッチTFT

の駆動配線の配線交差部、酸いは、前にスイッチTFT の駆動配線と信号線の配線交差部は、少なくとら、前に第1の絶縁層、半導体層、第2の絶縁層を介して構成されており、前記信号変換案子の半導体圏とスイッチTF Tの少なくともソース・ドレイン電極部の半導体圏は、異なる膜厚で構成されていることを特徴とする。

【0025】また、本発明は、放射線信号を可視光に空換する蛍光体と、前記可視光を電気信号に変換する光口変換案子と、前記光電変換察子の信号を設み出すスイッチTFTとを有する放射線検出装置の製造方法に違いて、(1)絶縁基板上に第1の金属層により前記光母空換案子の下電極、前記スイッチTFTのゲート電紅、節記スイッチTFTの駆動配線を形成する工程と、(2)第1の絶縁層、半導体層、第2の絶録層を順次積層で設立し、(3)前記光電変換察子部の第2の絶録層を貸去し、前記スイッチTFTの少なくともソース。ドレイン部の第2の絶縁層及び半導体層の一部を除去する工程と、(4) n'型半導体層を積層する工程と、(5) 印2の金属層により前記光電変換察子のバイアス配線及び前記スイッチTFTのソース。ドレイン電極及び信号口を形成する工程と、を含むことを特徴とする。

【0026】本発明では、ノイズ成分において、個号口とスイッチTFT駆動配線との配線交差部を領1の他口層、半導体層、第2の絶縁層の租層和過とすることにより、配線交差部で形成される寄生容量C2を低減では、信号線ノイズ、1Cノイズを低減することができる。又に、信号成分において、n'膜の機能であるホールプロッキング機能と電極機能を、充々、n+膜と透明導電量に機能分離することにより、n'膜を剪型化し、光入局効率を向上することが可能となる。また、個号変換量予部の半導体層を厚膜化し、一方、スイッチTFTの単型体層を薄膜化することにより、信号変換器予及びスイッチTFTの性能を共に向上でき、感度の向上を避慮できる。

[0027]

【発明の実施の形態】以下、本発明の実施の形質につい て図面を参照して詳細に説明する。

【0028】(第1の実施形型) 圏1は本発明のMIS型PDを用いた放射線検出装型の第1の実施形型を示す模式的平面図である。なお、圏1では1面深の創成を示す。また、ここでは、放射型としてX額を関いているが、α億、7線等を用いてもよい。これば、以下の実質形態でも同様である。圏1に含いて、1位MIS型PD部、2はスイッチTFTで、3はスイッチTFT医防型線、4は信号口。5位パイアス配線である。

【0029】ここで、圏1では1 画京の約成を示しているが、実際には、図25に示すように図1の画京が2次元に複数配列され、且つ、図25と同数にTFT図図で線103、信号線104、パイアス配口105、個号回理回路106、TFT駆助回口107、A/D変換回1

(5)

∆(0)

08、後述する放射線を可視光に変換する蛍光体等を閲 いて放射線検出装置が構成される。これは、以下の実施 形態でも同様である。なお、図1における1画素の等質 回路は図28と同様であり、これは以下の実施形態でも 同様である。

【0030】X線は上述の蛍光体(図示せず)により可 視光に変換され、MIS型PD部1に入射する。入射光 はMIS型PD部1で光電変換され、PD部1内に蓄積 される。その役、スイッチTFT駆動配線3からONC とにより信号線4を介して出力電圧が読み出される。そ の後、パイアス配線5からリセット電圧がMIS型PD 部1に印加され、PD部1に蓄積された電荷をリセット する。

【0031】図2は図1のA-A線における模式的断面 図、図3は図1のB-B線における模式的断面図、図4 は図1のC-C線における模式的断面図を示す。図中 1 Oはガラス基板(絶縁基数)、11はMIS型PDの下 電紅、12はスイッチTFTゲート電紅、13はスイッ チTFT駆動配線、14は第1の絶縁収、15は半導体 20 門、16は第2の絶録以、17はオーミックコンタクト 周、18はコンタクト本一ル、19はパイアス配意、2 0は信号線、21はスイッチTFT SD電灯、30は 保護門、31は有機樹脂門、32は蛍光体層である。忿 お、図2~図4におけるスイッチTFT駆動配線13、 バイアス配線19、信号線20は、図1におけるスイッ チTFT駆動配線3、パイアス配線5、信号線4にそれ ぞれ対応する。

【0032】ここで、図1~図4から明らかなようにス イッチTFT駆動配線13とパイアス配線19との交差 30 部、及びスイッチTFT駆動配線13と信号線20との 交差部は、第1の絶縁膜14、半導体图15、第2の心 縁膜16を介して構成されている。この結果、信号線の 寄生容量を低減することができる。本願発明者の実験に よれば、信号線の寄生容昼であるC2容昼を15~20 %程度低減できることを確認した。また、寄生容量を係 減できるので、ICノイズ、信号線ノイズを単独で改賞 することができる。更に、ゲート線の寄生容量に起因す ると考えられているクロストークも同様に低減すること が可能ではる。

【0033】また、図2に示すようにスイッチTFT部 2の半導体間15、特に、スイッチTFT SD電灯2 1下の半導体層15が薄膜化されているため、従來、ス イッチTFT SD電極下に形成される直列抵抗がON 抵抗を増大させていたが、スイッチTFT SD電紅2 1下の半導体圏15を薄膜化することにより、TFT医 送能力を向上では、小型TFTを実現することが可能で ある。 概略ではあるが、 W/Lで半分に縮小可能での る。このことは、PD部の関口率を向上では、一方、光 電変換案子の半導体層を厚膜化できるため、信号成分を 50 大きく改善で容る。

【0034】次に、本実施形態の製造方法を図2~函 4、図5 (a) ~図5 (d)、図6 (a) ~图6 (c) を参照して説明する。なお、図5、図6は1画案の构織 を示す。本実施形態では以下の工程で製造を行う。

Ω

【0035】(1)まず、ガラス基額10上に第1の合 属層として、A1-Nd薄瓜2500点、Mo薄瓜30 0人の積層膜をスパッター装置により成膜する。

【0036】(2)ウエットエッチングを用いたフ☆ト 圧が印加され、スイッチTFT部2をON状態とするこ 10 リソグラフィー法によりスイッチTFT駆動配印13. スイッチTFTのゲート電紅12、及びMIS型PDG 1の下電灯11をパターン形成する。 图5 (a) はこの 場合の複式的平面図を示す。

> [0037] (3) 第1の絶録[2] 4としてSIN[]、 半導体圏15としてa-SI瓜、第2の絶縁瓜16とし てSIN層をプラズマCVD装置により、突々2500 A、8000A、2000A成膜する (图2~图4©) **(E)**

> [0038] (4) 次に、RIE或い松CDEを期いた フォトリソグラフィー法により、スイッチTFT原助に 線 1.3とパイアス配線 1.9の交送部 4.2、及びM I S ☑ PD部1の下電紅11とパイアス配印19の交差印4 3、及び信号線20とスイッチTFT原助配○13の空 差部45以外の第2の絶録[116を除去する。②②2. コ ンタクトホール18の第2の絶縁膜も除去される。 図5 (b) はこの場合の模式的平面図を示す。

> 【0039】 (5) RIE或いはCDEを願いたフォト リソグラフィー法により、スイッチTFT SD配行2 1を包括した島状領戦48の半耶体□15億5000点 程度除去する。 図5 (c) はこの場合の模式的平面回径

> 【0040】この場合、(4)の工図と(5)の工図を 入れ替える事も可能である。このように工程を入れ管具 ると、最初の(5)の工程では島状領以48の第2の位 縁膜16を除去し、次の(4)の工程で各交差3342、 43、45以外の第2の絶録[116と島状領[46]の@ - Si១(半導体口)を除去する事に定る。

【0041】(6) オーミックコンタクト□17として n'層をプラズマCVD装配により1000A成CIT

[0042] (7) RIE強い配CDEを願いたファト リソグラフィー法によりコンタクトホール 18を形成す る。図5 (d) はこの場合の模式的平面図を示す。この 時、コンタクトホール18位、良好なテーパー形欲を貸 現するため、(4)の工程で第2の絶縁順を除法し、

(5) の工程でa-Si門の一部を除法し、51の始章 殿14、薄膜化されたa-SI口。 n' 口をエッチング する劇戯としている。

【0043】(8)第2の金属口上して、Mo部口50 0A、A 1 薄膜 1 μm、M 0 薄原 3 0 0 A & スパッター 装置により成膜する。

【0044】(9)ウエットエッチングを用いたフォトリソグラフィー法により、パイアス配線19をパターン形成する。図6(a)はこの場合の模式的平面図を示す。この時、レジストパターンは、同時にスイッチTFTSD電極21、及び信号線20が形成される領域は夫々のパターンを包括する島状領域46として残す。

【0045】(10) 再取、ウエットエッチングを用いたフォトリソグラフィー法によりスイッチTFT SD電極21、信号線20をパターン形成する。引き放いて、同一レジストパターンでRIEを用いてn'膜を除去する。図6(b)はこの場合の模式的平面図を示す。この時、レジストパターンは同時にMIS型PD部の上電極となる領域、及びパイアス線19を包括する領域を島状領域47として残す。なお、(9)の工程と(10)の工程は入れ替えが可能である。

【0046》(11) RIE或いはCDEを用いたフォトリソグラフィー法により第1の絶縁膜14、a-Si膜を除去し、索子間分離を行う。図6 (c) はこの場合の模式的平面図を示す。この時、第1の絶縁膜14は必20ずしも除去する必要はなく、a-Si膜のみを除去するだけでも十分である。変た、この素子間分離に関して、第1の絶縁膜14、a-Si膜を一括して除去する様にMIS型PD部の上部電極となるn'膜パターンを察予間分離領域内に配置しているが、第1の絶縁膜14、a-Si膜、n'膜を一括して除去する様にすることも、上述の(10)の工程において島状領域47を素子間分離領域外に配置することで可能である。

【0047】(12)保護230として、SIN膜25 00ÅをプラズマCVD装置により成膜する。

【0048】 (13) R I E 或いはCDEを用いたフォトリソグラフィー法により、配線引き出し部等を露出させる。

【0049】(14) 蛍光体图32を有機樹脂31等で 張り合わせる。以上により、本実施形態の放射線検出窓 置が完成でる。

【0050】(第2の実施形態)次に、本発明の第2の実施形態について説明する。第2の実施形態は、第1の実施形態の製造方法を簡略化したものでひる。具体診には、第1の実施形態の(4)の工程と(5)の工程を同40時に処理することにより、製造工程を簡略化するものである。なお、放射線検出装置の構成は図1~図4の録1の実施形態と同様である。以下、本実施形態の製造方法について説明する。

【0051】まず、(1)の工程から(3)の工程は第 1の実施形態と同様である。その役、RIE或いはCD Eを用いたフォトリソグラフィー法によりスイッチTF T駆動配線13とパイアス配線19の交差部42、及び MIS型PD部の下電板11とパイアス配線19の交送 部43、及び信号線20とスイッチTFT駆動配線13 50 交差部45以外の第2の絶縁腕16を除去すると炎に、 スイッチTFT SD電位21を包括した島状領域48 の半導体別15を5000A程度除去する。

【0052】図7はこの場合の1画素の模式的平面圏、図8は図7のA-A線における模式的断面を示す。☆に、図8はRIE或いはCDE加工時の様子を示す。倒中、51はレジストである。レジスト51としてはハーフトーンマスク或いはそれに類似したマスクが用いられ、膜厚T1、T2部を形成する。ドライエッチングや10にレジスト51がT2分の膜減りを超こすと、該当部分がエッチングされ始める。

【0053】即ち、膜厚T2部の第2の絶縁以16を除去する間に、レジスト開口部はT2膜減り相当の時間で a-Si層がエッチングされるびになる。そこで、T2膜厚をエッチング条件に合せて選択するびにより、所印のa-Si層の除去膜厚を設計でごる。その数、第1の実施形態の(6)の工程に戻り、以降は第1の実施形印を目標の処理を行う。この結果、第1の実施形印の

(4)の工程と(5)の工程が一括処理で実現可値となり、工程数を削減でき、それに停い歩倒りを向上でごるので、低価格化をも実現でごる。

【0054】(第3の実施形②)次に、本発明の⑤3の実施形態について説明する。第3の実施形②では、豆に、感度を向上することが可能な放射線検出装置の形②について説明する。図9は本実施形態の模式的平面圏である。図9は1画案の構成を示す。図中1はMIS型PD部、2はスイッチTFTの⑤動配線、4は信号②、5以パイアス配線である。

【0055】図10は図9のA-A窓における複式的以 30 面図を示す。図中10はガラス基板(絶縁基位)、11 はMIS型PD部1の下電気、12はスイッチTFTの ゲート電灯、14は第1の絶縁点、15は半事体口、1 7はオーミックコンタクト口、18はコンタクトなール、19はパイアス配点、20は個号点、21はスイッ チTFT SD電灯、22は選明草電点、30は保口 間、31は有機樹脂口、32は蛍光体間である。な為、 図10におけるパイアス配合19、個号自20粒、図9 におけるパイアス配合5、個号自4にそれぞれ対慮する。

【0056】ここで、本実施形質で位、スイッチTFT 駆動配線13とパイアス配位19との交差部、及びスイッチTFT駆動配線13と信号位20との交差部位、位1の実施形態と同様に第1の絶縁位14、半導体口15、第2の絶縁度16を介して組成されている。この位果、信号線の寄生容量であるC2容量を15~20%日度低減することができ、『Cノイズ、信号ロノイズを口強で低減できる。

【0057】また、透明導電図22をオーミックコンタクト回17上に形成しているので、オーミックコンタクト回17の機能であるホールプロッキング機能と電額図

能を、夫々、n'膜と透明導電膜22に機能分離することができ、n'膜を薄膜化することが可能である。そのため、オーミックコンタクト層17での光吸収を低減でき、信号成分の10%以上の向上、即ち、感度の向上を達成することができる。

【0058】また、スイッチTFT部2の半導体图15、特にスイッチTFT SD電極21下の半導体图15が薄膜化されているため、従来、スイッチTFT SD電極下に形成される直列抵抗がON抵抗を増大させいたが、スイッチTFT SD電極下の半導体图15を薄膜 10化することによりTFT転送能力が向上し、小型TFTの実現が可能となる。概略ではあるが、スイッチTFTの実現が可能となる。概略ではあるが、スイッチTFTをW/Lで半分に縮小可能である。このことは、PD部の開口率を向上で全、一方、信号変換案子の半導体周15を厚膜化できるため、信号成分を大きく改善できる。【0059】次に、本実施形態の製造方法を図10~圏11、図5~図6を参照して説明する。本実施形印では、以下の工程で製造を行う。

【0060】(1)まず、ガラス基板10上に第1の金 属層として、Al-Nd薄膜2500A、Mo薄膜30 20 0Aの積層膜をスパッター装置により成膜する。

【0061】(2) ウエットエッチングを用いたフォトリソグラフィー法により、スイッチTFT駆動用配煎13、スイッチTFTゲート電極12、及びMIS型PD部の下電極11をパターン形成する(図5(a) ⇔ 図)。

【0062】(3)第1の絶縁膜14としてSiN四、 半導体圏15としてa-Si膜、第2の絶縁膜16としてSiN層をプラズマCVD装置により夫々2500点、 8000点、2000A成膜する。

【0063】(4) RIE或いはCDEを用いたフォトリソグラフィー法によりスイッチTFT駆動配線13とパイアス配線19の交差部42、及びMIS型PDの下電極21とパイアス配線19の交差部43、及び信号の20とスイッチTFT駆動配線13の交差部45以外の第2の絶縁膜16を除去する(図5(b)参照)。

【0064】(5) RIE或いはCDEを用いたフォトリソグラフィー法によりスイッチTFT SD電紅21を包括した島状領域48の半導体图15を5000A図度除去する(図5(c)参照)。この場合、(4)の工 40程と(5)の工程を入れ替えてもよい。このように工圏を入れ替えると、最初の(5)の工程では島状領域48の第2の絶縁膜を除去し、次の(4)の工程で各交差認42、43、45以外の第2の絶縁膜と島状領域48のa-SI層を除去する夢になる。

【0065】(6) オーミックコンタクト門17として、n・層をプラズマCVD装置により300人成原する。

【0066】(7) R I E或いはCDEを用いたフォトリソグラフィー法により コンタクトホール 18を形成す 50

る(図5 (d) 参照)。この噂、コンタクトホール18は、良好なテーパー形状を実現するため、(4)の工圏で第2の絶縁膜を除去し、(5)の工程でαーSi IIの一部を除去し、第1の絶縁順、薄膜化されたαーSi II、n'層をエッチングする相成としている。

【0067】(8)第2の金属ឱとして、Mo薄膜500Å、A1薄膜1μm、Mo薄膜300Åをスパッター装置により成膜する。

【0068】(9) ウエットエッチングを用いたフットリソグラフィー法によりパイアス配急 19をパターンび成する(図6(a) 参照)。この時、レジストパターンは、同時にスイッチTFTのSD電紅21、及び信号 20が形成される領域は、夫々のパターンを包括する島状領域46として騒守。

【0069】 (10) MIS型PD部の上部電灯として、ITO薄膜400Aをスパッター装口により成口で

【0070】(11)ウエットエッチングを用いたフ☆トリソグラフィー法によりMIS型PD部の透明導電□ (上部電位)22を形成する。图11はこの場合の1□ 窓の模式的平面圏を示す。

【0071】(12)再庭、ウエットエッチングを悶い たフォトリソグラフィー法によりスイッチTFT SD 電板21、信号線20をパターン形成する。引きない て、同一レジストパターンでRIEを用いてn'膜を除 去する(図6(b)参照)。この噂、レジストパターン は、同時にMIS型PDの上電額となる領域、及びパイ アス線19を包括する領域を島状領2347として5分。 【0072】 (13) RIE或いはCDEを願いたフォ トリソグラフィー法により、631の絶録口。a-S1口 を除去し、案子間分離を行う(図G(c)参回)。この 時、第1の絶縁膜は必ずしも除去する必要は迩く、a‐ Si膜のみを除去するだけでも十分である。②た、この 素子間分離に関して、第1の絶像□。 α-Si□を一億 して除去する様にMIS翅PD部の上部電紅となるm。 膜パターンを案子間分離領域内に配□しているが、□1 の絶縁以、a-Si口、n'回を一語して除去する似に することも、上述の(10)の工程に怒いて、島状領以 47を案子間分離領域外に配置することで可能である。 【0073】 (14) 保設口30として、SIN口25 00AをプラズマCVD装置により成買する

【0074】 (15) RIE或いはCDEを用いたフォトリソグラフィー法により、配象引き出し部等を風鉛さ

살중。

【0075】(16) 蛍光体口32を接着剤(有機器口31)等で張り合わせる。以上により本実施形態の放射 線検出装置が完成する。

【0076】なお、本実施形態の製造方法は、以下のような様々な変形が可能である。例えば、(9)の工器に引き始いて(12)の工器、(10)の工器、(11)

園を15~20%程度低減でむ、『Cノイズ、信号◎ノイズを単独で低減でむる。

の工程の順に入れ替えることが原理的に可能である。また、この際、上述の順序において (9) の工程と (12) の工程を入れ替えることも可能である。

【0077】更に、(7)の工程に引き続いて(10)の工程、(11)の工程、(8)の工程、(9)の工程、(12)の工程の順にも入れ替えることもでき、この時、同様に(9)工程と(12)の工程を入れ替えることも可能である。また、(6)の工程に引き続いて(10)の工程、(11)の工程、更に(7)の工程、

(8) の工程、(9) の工程、(12) の工程の順に入 10 れ替えることもでき、この時、同様に (9) の工程と (12) の工程を入れ替えることも可能である。

【0078】また、(8)の工程に引き続いて(9)の工程のパイアス配線19の形成と、(12)の工程のスイッチTFT SD電極21の形成、信号線20の形成を一度に行い、その役、スイッチTFTのチャネル部のn'膜を除去し、その役、(10)の工程と(11)の工程を流動させる事により同様に製造可能である。この時、(10)の工程、(11)の工程は、(8)の工程の前に処理する事も可能である。

【0079】上述の様に本実施形態は、製造装置及び図 造プロセスの個性を考慮して、工程入れ替え等の変更が 可能である。

【0080】(第4の実施形態)次に、本発明の図4の実施形態について説明する。第4の本実施形態では、豆に、感度向上を実現するMIS型PDを用いた放射線檢出装置について説明する。図12は本実施形態の模式的平面図である。図12は1画案の構成を示す。図中1はMIS型PD部、2はスイッチTFT部、3はスイッチTFTの駆動配線、4は信号線、5はパイアス配線である。

【0081】図13は図12のA-A線における複文的 断面図、図14は図1のB-B線における模式的断面 図、図15は図1のC-C線おける模式的断面図を示す。図中10はガラス基板(絶縁基板)、11はMIS 型PD部の下電灯、12はスイッチTFTゲート電灯、 13はスイッチTFT駆動配線、14は第1の絶縁口、 15は半導体間、16は第2の絶縁回。17はオーミックコンタクト間、18はコンタクトホール、19はパイアス配線、20は信号線、21はスイッチTFTSD包 紅、30は保護層、31は有機樹脂層、32は蛍光体同である。なお、図13〜図15におけるスイッチTFT 駆動配線13、パイアス配線19、信号線20は、図1 2におけるスイッチTFTの駆動配位3、パイアス配位 5、信号線4にそれぞれ対応する。

【0082】本実施形態では、スイッチTFT駆動配口 13とパイアス配線19との交差部、及びスイッチTF T駆動配線13と信号線20との交差部は、第1の絶口 腹14、半導体別15、第2の絶縁度16を介して構成 されている。この結果、信号線の寄生容量であるC2容 50 【0083】また、スイッチTFT部の半導体『15が特にスイッチTFT SD電極21下の半導体『15が対膜化されているため、従森、スイッチTFT SD 極下に形成される直列抵抗がON抵抗を増大させていたが、スイッチTFT SD電極下の半導体『15が辞』化されることにより、TFT転送能力を向上では、小型TFTの実現が可能となる。概略ではあるが、W/Lで半分に縮小可能である。このことは、PD部の関口章を向上でき、一方、信号変換案子の半導体『15を厚照化できるため、信号成分を大きく改善できる。

【0084】 更に、後述する製造方法からも明かな概にスイッチTFTのチャネル部が、真空を破らず形成されるため、従来のエッチングにより形成されるスイッチTFTに比較して、TFT特強、脚ち、閾値回歴、ON、OFF抵抗の均一性を向上でむる。例えば、閾値回歴のバラツキが±1.5 V以上あったものが全1.0 V程にに改善でむ、その結及、ON/OFF回圧のマージンで低減でむ、低消度回力化が可能となる。

【0085】次に、本実施形態の製造方法を倒13~倒15、図16~図17を参照して説明する。图16~図17は1面素の構成を示す。本実施形態では、以下の工程で製造を行う。

【0086】(1)まず、ガラス基級10上に第1の合 展層として、A1-Nd薄膜2500点、Mo薄膜30 0人の積層膜をスパッター装置により成膜する。

【0087】(2)ウエットエッチングを用いたファトリソグラフィー法によりスイッチTFT原助配員13、スイッチTFT電配12、及びMIS型PD部の下配員11をパターン形成する。図16(a)はこの場合の公式的平面図を示す。

【0088】 (3) 第1の絶録[[14としてSIN[]、 半導体图15としてa-SI[]、[[3]]の絶録[[]16とし てSIN層をプラズマCVD装[[により交々2500 A、8000A、2000A成[[]する。

【0089】(4) RIE 定いはCDEを関いたファトリソグラフィー法によりスイッチTFTのチャネルの41、及びスイッチTFT取助配口13とパイアス配口19の交差部42、及びMIS型PD部の下域口11とパイアス配線19の交差部43、及び20個号口とスイッチTFT駆動配線13の交差部45以外の第2の絶域口を除去する。図16(b) はこの場合の模式的平面圏で示す。

【0090】(5) RIE或いはCDEを関いたファトリソグラフィー法により、スイッチTFT SDGG2 1を包括した領域48の半導体日15を5000A限取除去する。図16(c)はこの場合の根式的平面圏を示す。この時、(4)の工図と(5)の工程を入れ管点も事が可能である。このように工程を入れ管点もと、昼辺

の(5)の工程では島状領域48の第2の絶縁膜を除去し、次の(4)の工程で各交差部42、43、45以外の第2の絶縁膜と島状領域48のa-Si層を除去する事になる。

【0091】(6) オーミックコンタクト層17として、n^{*}層をプラズマCYD装置により1000人成膜する。

【0092】(7) RIE或いはCDEを用いたフォトリソグラフィー法によりコンタクトホール18を形成する。図16(d)はこの場合の模式的平面図を示す。こ 10の時、コンタクトホール18は、良好なテーパー形状を実現するため、(4)の工程で第2の絶縁膜を除去し、

(5) の工程でa-Si層の一部を除去し、結局、第1 の絶縁膜、薄膜化されたa-Si層、n'層をエッチングする。

【0093】(8)第2の金属圏として、Mo薄膜50 0Å、Al薄膜1μm、Mo薄膜300Åをスパッター 装置により成膜する。

【0094】(9) ウエットエッチングを用いたフォトリソグラフィー法により、パイアス配線19をパターン 20形成する。図17(a) はこの場合の模式的平面図を示す。この時、レジストパターンは、同時にスイッチTFT SD電極21、及び信号線20が形成される領域は、夫々のパターンを包括する島状領域46として影す。

【0095》(10) 再取、ウエットエッチングを用いたフォトリソグラフィー法により、スイッチTFT SD電極21、信号線20をパターン形成する。引き窓いて、同一レジストパターンでRIEを用いてn・膜を除去する。図17(b)はこの場合の模式的平面図を示す。この時、レジストパターンは、同時にMIS型PD部の上電極となる領域、及びパイアス線19を包括する島状領域47として残す。なお、(9)の工程と(10)の工程は、単純に入れ替えることが可能である。

【0096】(11) RIE或いはCDEを用いたファトリソグラフィー法により、第1の絶縁脱14、a-Si層を除去し、索子間分離を行う。図17(c)はこの場合の模式的平面図を示す。この時、第1の絶縁脱14は必ずしも除去する必要はなく、a-Si膜のみを除去するだけでも十分である。

【0097】(12)保護層30として、SiN膜25 00ÅをプラズマCVD装置により成膜する。

【0098】 (13) R I E或いはCDEを用いたファトリソグラフィー法により、配線引き出し部等を露出させる。

【0099】(14) 蛍光体層32を接着剤(有機樹扇層31)等で張り合わせる。以上により本実施形態の放射線検出装置が完成する。

【0100】 (第5の実施形盤) 次に、本発明の第5の 実施形態について説明する。第5の実施形態では、第450 16.

の実施形態の製造方法を簡略化することが可能な形態について説明する。具体的には、第4の実施形態の(4)の工程と(5)の工程を同時に処理する事により製造工程を簡略化することが可能である。図18は本実施形印の模式的平面図を示す。なお、図18は1画家の构成を示す。図中1はMIS型PD級、2はスイッチTFT部、3はスイッチTFTの駆動配印、4は信号印、5はパイアス配繳である。

【0101】図19は図18のA-A線における模式的 断面図を示す。図中、10はガラス基板(絶録基位)、 11はMIS型PD部の下電紅、12はスイッチTFT ゲート電板、13はスイッチTFT駆助配口、14はほ 1の絶縁膜、15は半導体口、16は第2の絶縁口、1 7はオーミックコンタクト口、18はコンタクトホール、19はバイアス配印、20は信号口、21はスイッチTFT SD電板、30は保取口、31は有機樹口 別、32は蛍光体層である。なお、図19におけるスイッチTFT駆助配線13、バイアス配印19、信号口2 0は、図18におけるスイッチTFTの駆助配印3、バイアス配銀5、信号即4にそれぞれ対応する。

【0102】ここで、図19から明らかなようにスイッチTFTのチャネル部において、第2の絶景以16とや 等体图15の一部が、第4の実施形態の図13に示すように段差を有しておらず、同一マスクを用いて同一工図でエッチングされた形状を示している。これは、チャネル長を微細化する上では、望ましい検査である。即ち、マスクの重ね合せ精度に必要なマージンが削除でむるためである。

【0103】次に、本実施形態の製造方法について健園する。まず、(1)の工程から(3)の工程は第4の公施形態と同様である。その公、RIE 致いはCDE を周いたフォトリソグラフィー法により、スイッチTFT 国助配線13とバイアス配口19の交差回42、及びMIS型PD部の下電紅11とバイアス配口19の交差回43、及び信号線20とスイッチTFT 国助配口13の突差部45以外の第2の絶縁膜を除去すると共に、スイッチTFT SD電極21を包括した島状領域48の半口体別15を5000A程度除去する。

【0104】図20はこの場合の1 国家の根式的平面図を示す。また、図21は図20のA-A線における包弦的断面図を示す。なお、図21はRIE或いはCDE如工場の様子を示す。図中、51はレジストである。レジストる1としてはハーフトーンマスク致いはそれに類倒したマスクが用いられ、膜口T1、T2部を形成する。ドライエッチング中にレジストがT2分の膜違りを図こすと、該当部分がエッチングし始める。

【0105】即ち、腹原下2部の第2の絶縁腹を除弦する間に、レジスト開口部は下2腹鎖り相当の時間でローSi層がエッチングされるびになる。そこで、下2原口をエッチング条件に合せて選択するびにより所担のロー

. 17

SI層の除去膜厚を設計できる。その後、第4の実施形態の(6)の工程に戻り、以降は第4の実施形態と同様の処理を行う。この結果、第4の実施形態の(4)の工程と(5)の工程が一括処理で実現可能となり、工程級を削減でき、それに伴い歩留りを向上でき、低価格化をも達成できる。

【0106】(第6の実施形態)次に、本発明の第6の実施形態について説明する。第6の実施形態では、延に、感度向上を実現可能なMIS型PDを用いた放射線検出装置について説明する。図22は本実施形態の模式 10的平面図である。図22は1画素の構成を示す。図中1はMIS型PD部、2はスイッチTFT部、3はスイッチTFTの駆動配線、4は信号線、5はバイアス配線である。

【0107】図23は図22のA-A線における模式的 断面図を示す。図中10はガラス基板(絶縁基板)、1 1はMIS型PD部の下電気、12はスイッチTFTゲート電板、14は第1の絶縁膜、15は半導体圏、17 はオーミックコンタクト層、18はコンタクトホール、 19はパイアス配線、20は信号線、21はスイッチT 20 FT SD電板、22は透明導電膜、30は保護圏、3 1は有機樹脂圏、32は蛍光体層である。なお、図23 におけるパイアス配線19、信号線20、図22におけるパイアス配線5、信号線4にそれぞれ対応する。

【0108】本実施形態では、スイッチTFT駆動配線 13とパイアス配線19との交差部、及びスイッチTF T駆動配線13と信号線20との交差部は、第4の実施 形態と同様に第1の絶縁膜14、半導体層15、第2の 絶縁膜16を介して構成されている。この結果、信号線 の寄生容量であるC2容圏を15~20%程度低減で き、ICノイズ、信号線ノイズを単独で低減できる。

【0109】また、透明導電膜22をオーミックコンタクト層17上に形成しているので、オーミックコンタクト層17の機能であるホールブロッキング機能と電極似能を、夫々、n'膜と透明導電膜22に機能分離することができる。そのため、n'膜を薄膜化することが可健となり、オーミックコンタクト層17での光吸収を低減でき、信号成分の10%以上の向上、即ち、感度の向上を達成することがで含る。

【0110】また、スイッチTFT部の半単体□15、特に、スイッチTFT SD電極21下の半導体□15が薄膜化されているため、従来、スイッチTFT SD電極下に形成される直列抵抗がON抵抗を増大させていたが、スイッチTFT SD電極下の半導体回15が買膜化されることにより、TFT転送能力を向上では、外型TFTの実現が可能となる。概略ではあるが、W/Lで半分に縮小可能である。このことは、PD部の開口□を向上では、一方、信号変換素子の半導体層を厚膜化することができるため、信号成分を大きく改善できる。

【0111】 更に、スイッチTFTのチャネル部が、〇 50

空を破らず形成されるため、従来のエッチングにより珍成されるTFTに比較して、TFT特強、即ち、閾値① E、ON、OFF抵抗の均一性を向上できる。例えば、 閾値電圧のバラツキが±1.5 V以上あったものが、±1.0 V程度に改善でき、その結果 ON/OFF ② E のマージンを低減でき、低消資電力化が可能となる。

[0112] 次に、本実施形態の製造方法を翻23、翻24、図16~図17を参照して説明する。本実施形 では、以下の工程で製造を行う。

【0113】 (1) まず、ガラス基級10上に第1の含 属層として、A1-Nd薄膜2500A、Mo薄膜30 0Aの積層膜をスパッター装置により成膜する。

【0114】(2) ウエットエッチングを用いたフットリソグラフィー法により、スイッチTFT駆励配口13、スイッチTFTゲート電紅12、及びMIS型PD部の下電紅11をパターン形成する(图16(a) 〇 図)。

【0115】(3)第1の絶録応14としてSIN口、 半導体層15としてa-SID、第2の絶録応16とし てSIN層をプラズマCVD装置により、共々2500 A、8000A、2000A成度する。

【0116】(4) RIE 飲いはCDEを用いたファトリソグラフィー法により、スイッチTFTのチャネル
41、及びスイッチTFT駆助配□13とパイアス配□
19の交差部42、及びMIS型PD部の下電□11と
パイアス配線19の交差部43、及び信号線20とスイッチTFT駆助配線13の交差部45以外の第2の絶□
膜を除去する(図16(b) 参□)。

【0117】(5) RIE或いはCDEを用いたアかトリソグラフィー法により、スイッチ下下 SD電公21を包括した領域48の半導体周15を500A程度除去する(図16(c)参照)。この際、(4)の工程と(5)の工程を入れ替えてもよい。このように工程を入れ替えると、最初の(5)の工程で島状領域48の公2の絶縁膜を除去し、次の(4)の工程で各交整公42、43、45以外の第2の絶縁膜と島状領域48の個一SI層を除去するびになる。

【0118】(6) オーミックコンタクト□17として、n'層をプラズマCVD装配により300A成IIIでる。

【0119】(7) RIE食いはCDEを用いたファトリソグラフィー法によりコンタクトホール18を形成する(図16(d)参照)。この時、コンタクトホール18は、良好なテーパー形状を実現するため、(4)の工程で第2の絶縁膜を除去し、(5)の工程でαーSI口の一部を除去し、結局、ほ1の絶縁口、粒膜化されたαーSI口、n+凹をエッチングする。

【0120】(8)第2の金属□として、Mの部□500A、A1薄廋1μm、Mの商良300Aをスパッター装置により成□する。

20

【0121】(9) ウエットエッチングを用いたフォトリソグラフィー法により、パイアス配線19をパターン形成する(図17(a)参照)。この時、レジストパターンは、同時にスイッチTFT SD電極21及び信号線20が形成される領域は夫々のパターンを包括する島状領域46として飛す。

【0122】 (10) MIS型PD部の上部電極として、ITO薄膜400Aをスパッター装置により成膜する。

【0123】 (11) ウエットエッチングを用いたファ 10トリソグラフィー法により、MIS型PD部の透明導位 腹(上部電極) 22を形成する。図24はこの場合の模式的平面図を示す。

【0124】(12) 再度、ウエットエッチングを用いたフォトリソグラフィー法により、スイッチTFT SD電極21、信号線20をパターン形成する。引き焼いて、同一レジストパターンでRIEを用いてn'膜を除去する(図17(b)参照)。この時、レジストパターンは、同時にMIS型PDの上電極となる領域及びパイアス線19を包括する領域を島状領域47として残す。【0125】(13) RIE或いはCDEを用いたフォトリソグラフィー法により、第1の絶縁膜、a-Si膜を除去し、案子間分離を行う(図17(c)参照)。この時、第1の絶縁膜は必ずしも除去する必要はなく、a-Si膜のみを除去するだけでも十分である。

【0126】 (14) 保護層30として、SiN膜25 00ÅをプラズマCVD装置により成膜する。

【0127】 (15) R I E或いはCDEを用いたフォトリソグラフィー法により、配線引き出し部等を解燃させる。

【0128】(16) 蛍光体層32を接着剤(有機樹口層31)等で張り合わせる。以上により本実施形態の強射線検出装置が完成する。

【0129】なお、本実施形態の製造方法は、以下のような様々な変形が可能である。例えば、(9)の工程に引き続いて(12)の工程、(10)の工程、(11)の工程の順に入れ替えることが原理的に可能である。また、この際、上述の順序において(9)の工程と(12)の工程を入れ替えることも可能である。

【0130】 更に、(7) の工程に引き放いて(10) の工程、(11) の工程、(8) の工程、(9) の工程、(12) の工程の順にも入れ替えることもで立、この時、同様に(9) の工程と(12) の工程を入れ立えることも可能である。また、(6) の工程に引き放いて、(10) の工程、(11) の工程、(11) の工程、(12) の工程の順に入れ替えることもでむ、この時、同般に(9) の工程と(12) の工程を入れ替えることも可能である。

【0131】また、(8) の工程に引き飲いて(9) の 工程のパイアス配線19の形成と、(12)の工程のス 50 イッチTFT SD電極21の形成、信号線20の形成 を一度に行い、その後、スイッチTFTのチャネル部の n'膜を除去し、その役、(10)の工程と(11)の 工程を流動させる事により、同様に製造可能である。こ の時、(10)の工程、(11)の工程は、(8)の工程の前に処理する事も可能である。

【0132】上述の様に本実施形態は、製造装置及び回造プロセスの個性を考慮して、工程入れ替え等の変更が可能である。

0 (0133)

【発明の効果】以上説明したように本発明によれば、個号線とスイッチTFT駆動配線との配線交差部を簡1の絶縁層、半導体層、第2の絶縁層の積層构造とすることにより、配線交差部で形成される寄生容量を低減では、信号線ノイズ、ICノイズを低減でさる。更にn'口の機能であるホールプロッキング機能と電極機能を、交々、n'膜と透明導電膜に機能分配することにより、n'膜を薄膜化でき、光入射効率を向上でさる。即ら、個号成分、ノイズ成分を夫々に影響を与えることなく、単立で向上では、感度の向上を逸成ではる

【0134】また、MIS図PDとスイッチTFTを貸 1の絶縁層、半導体層、第2の絶縁層の積層構造から、 簡便に製造可能であり、特に、MIS図PDの半導体口 とスイッチTFTの半導体層の膜厚をPD部は厚膜化で き、TFT部は薄膜化できるため。高感度なFPDを貸 現できる。更に、スイッチTFTは、チャネル部を安定 に製造できるため、低価格、高歩留なり、更には、低口 費電力化FPDの実現と合った効果が必為

【図面の簡単な説気】

30 【図1】本発明の第1の実施形態を示す模式的平面圏で ある。

【図2】図1のA-A線における模式的断面図である。

【図3】図1のB-B線における模式的断面図で33。

【図4】図1のC-C線における模式的筋面圏である。

【図5】図1の実施形態の製造方法を説明する圏でひる。

【図6】図1の実施形盤の級造方法を説明する圏でふ

【図7】本発明の第2の実施形態の製造方法を説明する ための圏でふる。

【図8】図6のA-A線における模式的所面圏である。

【図9】本発明の第3の実施形態を示す模式的平面圏で ある。

【図10】図9のA-A線における複式的所面圏でる

【図11】第3の実施形態の図遺方法を説明するための 図で込る。

【図12】本発明の第4の実施形態を示す模式的平面図である。

【図13】図12のA-A億における模式的断面圏でひ

21

【図14】図12のB-B線における模式的断面図であ

【図15】図12のC-C線における模式的断面図であ **5.**

【図16】第4の実施形態の製造方法を説明する図であ

【図17】第4の実施形態の製造方法を説明する図であ

【図18】本発明の第5の実施形態を示す模式的平面図 10

【図19】図18のA-A線における模式的断面図であ

【図20】第5の実施形態の製造方法を説明するための

【図21】図20のA-A線における模式的断面図であ

【図22】本発明の第6の実施形態を示す模式的断面図

【図23】図22のA-A線における模式的断面図であ 20

【図24】第6の実施形態の製造方法を説明するための 図である。

【図25】従来のFPDを示す等価回路図である。

【図26】従来のMIS型PDを用いた場合の1画素の 模式的平面図である。

【図27】図26の模式的断面図である。

【図28】従来のMIS型PDを用いた場合の1ピット の等価回路図である。

【符号の説明】

- MIS型PD包
- スイッチTFT部
- スイッチTFTの駆動配差
- 信号線
- パイアス配線 5
- 10 ガラス基板
- MIS型PDの下電極 11
- 12 スイッチTFTゲート電板
- 13 スイッチTFT駆動配差
- 14 第1の絶録離

半導体層 15

16 第2の絶縁層

17 オーミックコンタクト層・

18 コンタクトホール

パイアス配線 19

20 信号值、

スイッチTFT SD電極 2 1

2.2 透明導電膜

保護層 30

3 1 有機樹脂屬

3 2 **蛍光体層**

スイッチTFTチャネル部 4 1

スイッチTFT駆動配線とパイアス配線の交差 4 2

MIS型PDの下電極とバイアス配線の交差部 43

信号線部 44

杯

信号線とスイッチTFT駆動配線の交差部 45

4 6 スイッチTFT「SD電極と信号線の領域

パイアス配線とMIS型PDの上電極部の領域 47

4.8 スイッチTFT SD電極の領域

5 1 レジスト

101 光電変換素子部

102 スイッチTFT部

103 スイッチTFT駆動配簿

104 信号盖

1 0.5 パイアス配線

信号処理回路 106

10.7 TFT駆動回路

108 A/D変換部

30 C1 MIS型PDの合成容量

> C 2 信号線に形成される寄生容量

V s センサパイアス電位

センサリセット電位

MIS型PDのVs/Vr切り替えスイッチ SWI

転送TFTのON/OFF切り替えスイッチ SW2


S W 3 信号載リセットスイッチ

出力電圧 Vout


電位差


T1, T2 レジスト膜摩


[**23**3]





{図4}

























612D



【图27】



フロントページの統合

					7.
(51) Int. Cl.		識別記号		F I	
H01L	31/09				31/10
a de	31/10 -		••		31/00
H04N	5/32				29/78
	5/335			-	

Fターム(参考) 2G088 EE01 EE29 FF02 FF04 GG19

JJ05 JJ32 JJ33 JJ37 LL11

LL12 LL15

4M118 ABO1 BAO5 CAO2 FBO3 FB13

FB16

5C024 AX12 AX16 CX03 CY47 GX03

5F049 MA01 MB05 NA01 NA04 NA15

NB05 RA04 RA08 SS01 SZ20

UA01 UA07 UA14 WA97

5F088 AA01 AB05 BA01 BA03 BB03

BB07 EA04 EA08 EA14 EA16

GA02 HA15 HA20 KA03 KA08

KA10 LA07

5F110 AA30 BB09 CC07 DD02 EE04

EE06 EE14 FF03 FF30 GG02

GG15 GG24 GG45 HK03 HK04

HK09 HK22 HK33 HK35 NNO4

NN24 NN35 NN71